FPGA (现场可编程门阵列)是由逻辑模块和电气程控互连组成的普通两维阵列, 用来实现特定的硬件功能。 当前FPGA的设计速度、尺寸和复杂度明显增长, 整个设计流程中的验证和调试部分成为当前FPGA系统的关键部分。 由于获得 FPGA 内部信号有限、FPGA 封装和 PCB 电气噪声, 设计调试和检验变成设计周期中最困难的流程。 高速并行总线接口正迅速向高速串行接口方向发展, FPGA也不例外，每一条物理链路的速度从 600Mbps 到高达 10Gbps, 高速 IO 的测试和验证更成为传统专注于 FPGA 内部逻辑设计人员的巨大挑战。 因此需要新的调试和测试工具，帮助调试设计，同时支持在 FPGA 上全速运行。

　　设计检验已经成为一个关键瓶颈

　　设计尺寸和复杂性提高

　　获得内部信号受限

　　产品开发周期限制使调试时间缩短

　　调试时间可能会占设计周期的 50% 以上

　　简单地查看外部针脚是不够的

　　在 FPGA 中增加调试电路影响着设计

　　占用宝贵的芯片空间-要求额外的时间

　　可能会影响设计的定时性能

　　接入通常使用芯片上稀缺的针脚

　　可能很难测试板卡上的多个信号

　　传统的 FPGA 调试方法主要包括以下两种：

　　在设计中插入逻辑分析仪功能，拥有触发和曲线存储资源，使用 FPGA存储器

　　缺点：

　　核心尺寸限制了其在大型 FPGA 中的使用

　　设计人员必须使用内存存储曲线

　　存储深度有限

　　只能在状态模式下运行，速度有限

　　不能把FPGA曲线数据与其它系统曲线关联起来

　　使用全功能测试设备，把内部信号传送到FPGA针脚上使用示波器、MSO 或逻辑分析仪观察信号，使用FPGA的编程能力

　　缺点：

　　在每次试验中，必须重新设计和编译调试代码

　　占用宝贵的 FPGA 门和针脚

　　查看复杂设计的能力在一定程度上受到针脚数量的限制

　　在MSO上必须手动更新信号名称和通道指配

　　介绍一种更好的解决方案：

　　FPGA 实时逻辑调试解决方案— FPGAView

　　优点：

　　可以实时调试 FPGA 适用于设计 Xilinx 和 Altera FPGA 的研发工程师

　　允许设计团队查看 Xilinx 或 Altera FPGA 设计的内部运行情况

　　允许把这些信号与其它板卡信号关联起来

　　提高工作效率，缩短调试时间

　　随时切换内部测试点，不需要编译 每个调试针脚调试多个内部信号

　　与其它调试方法相比，使用更简便，插入性更低

　　泰克示波器MSO2系测试步骤

以上关于泰克示波器应用方案有整理。关于更多示波器问题，欢迎咨询